Aptix představuje System-on-Chip Explorer

PRAHA 9.března (PROTEXT/ots) - Společnost Aptix představila svůj nový System-on-Chip Explorer (TM) Pro-V, což je kompletní řešení pro navrhování prototypů a emulaci rozsáhlých integrovaných obvodů IC a ASIC na čipech. SoC je vytvořen pro systémové, hardwarové a softwarové inženýry, kteří potřebují emulaci více než miliónu regulačních obvodů (gates) zákaznické logiky. System-on-Chip Explorer Pro-V poskytuje až 1,2 miliónu logických obvodů a 1Mbit vnořené blokové paměti RAM, což umožňuje návrhářským týmům rychle konfigurovat prototypy pro ověřování jejich návrhů systémů na čipu. Protože kapacitní výkon je založen na skutečných logických obvodech a paměti pro typické návrhy, je rychlost systému ekvivalentní s emulačními systémy sálových počítačů s počtem dvou miliónů "emulačních" logických obvodů plus tří miliónů obvodů blokové paměti, čili celkem pěti miliónů celkových emulačních obvodů. Nový systém zahrnuje: Aptix System Explorer (TM) MP4, osm modulů na vytváření prototypů s Xilinx (R) Virtex (TM) 1000 FPGA, nedávno představený program pro hierarchické dělení paměti Aptix Logic AggreGATEr (TM), Aptix Prototype Verification Services (TM) jak se zařízením Verilog (R), tak kosimulační rozhraní ModelSim (R) (smíšený Verilog/VHDL), dále pět licencí pro místní a směrovací nástroje Xilinx M1, školení přímo na místě a servis pro zahájení provozu JumpStart (TM) Services. Kombinace velkého počtu dostupných "reálných" regulačních obvodů společně se souborem zařízení systému poskytuje zákazníkům poskytuje výraznou úsporu doby potřebné k uvedení na trh a také nákladů. Další konzultace a služby týkající se návrhů jsou dostupné u společnosti Aptix a zahrnují vývoj zákaznického modulu až po kompletní služby mapování cesty od návrhu k prototypu. "Naše systémy využívají nejnovější technologie FPGA. Nové velká zařízení FPGA pro počítání regulačních obvodů od firmy Xilinx dávají našim systémům velkou výhodu pro celou škálu aplikací, včetně vysoce rychlých sítí, multimédií a zpracování dat," uvedl Ralph Zak, viceprezident marketingového oddělení Aptixu. "Předtím byly tyto trhy doménou systémů pro emulaci integrovaných obvodů na sálových počítačích. Avšak vysoká úroveň výkonu, rychlé snadné mapování složitých návrhů v systému, a podstatně nižší cena činí z našeho nového řešení velmi atraktivní alternativu pro tyto trhy.! Technické funkce systému Stejně jako u všech produktů Aptix Explorer je nový System- on-Chip Explorer Pro-V je kompletně uživatelsky konfigurovatelný. Uživatel může umístit moduly pro testování prototypů kamkoli do systému a kombinovat moduly FGPA s jinými komponenty, včetně bloků IP. K dispozici jsou zákaznické konfigurace využívající druhého systému System Explorer MP4 a přídavné moduly pro testování prototypu založené na Virtexu, které umožňují navrhovat až 2 milióny "reálných" logických obvodů a 2 Mbit blokové paměti, což je ekvivalent 10 miliónů emulačních obvodů. System-on-Chip Explorer Pro-V je založen na patentovaných technologiích Aptixu pod názvy FPIC(R) (Field Programmable Interconnect Component) a FPCB(R) (Field Programmable Circuit Board), což společnosti umožňuje pracovat s revoluční metodikou na základě bloků. Integrované obvody a systémy jsou emulovány spolu s fyzickými komponenty, které nejlépe reprezentují bloky v návrhu - zákaznická logika v FPGAS, a IP třetí strany buď v FPGA, křemíkových jádrech nebo křemíkových obvodových polích s rychlou změnou směru. Obvody navrhované na System-on-Chip Explorer Pro-V běžně pracují při rychlostech pět až 20 MHz, což umožňuje ověření mnoha vnořených aplikací téměř v reálném čase. Rychlosti I/O a sběrnice mohou být 50 MHz i vyšší. Za těchto operačních rychlostí se stává realitou souběžná verifikace softwaru a hardwaru. Ladění hardwarových sekcí návrhů se provádí pomocí logických analyzátorů metodou "off-the-shelf". Odlaďování softwaru se provádí za použití schopnosti emulace v rámci obvodů. Výchozí metodika Metodika společnosti Aptix pro navrhování prototypů na blokovém základě poskytuje mechanismus mapování a ověřování jednotlivých bloků návrhů nezávisle a souběžně s procesem tvorby návrhů. Protože není nutno čekat, až bude hotový celý návrh RTL, "čistá" doba tvorby prototypu je pouze několik málo dnů, které jsou zapotřebí k zmapování a ověření posledního navrhovaného bloku RTL. Návrhy jsou konfigurovány pomocí softwaru Logic AggreGATEr (TM) pro hierarchické mapování návrhových souborů Verilog, EDIF nebo XNF do prvků prototypu. (Viz oznámení nového produktu z 2.listopadu 1998). Odlaďování návrhů je jednoduché, protože proces mapování je interaktivně řízen uživatelem a sleduje přirozenou hierarchii návrhu. Tím se stává z vyhledávání problémů návrhu ke zdroji intuitivním procesem. Prototype Verification Services (PVS), služby pro ověřování prototypů, vytvářejí prostředí pro souběžnou simulaci a vektorové odlaďování za účelem ověření mapování návrhu v každém modulu a regresní testování, za použití týchž zkušebních nástrojů, které se používají při simulaci v návrhu RTL. Program Explorer (TM) Software provádí lokalizaci komponentů a směrování propojení do hardwaru System Explorer a také automaticky vytváří a programuje logické analyzátory pro odladění návrhu. Cena a dostupnost Soubor System-on-Chip Explorer Pro-V je k dostání v sériových množstvích v prvním čtvrtletí roku 1999. Cena za kompletní systém se bude v různých regionech světa mírně lišit v závislosti na nákladech na podporu, distribuci a na provozních nákladech. Ceny budou přibližně 400.000 USD za kompletní systémy včetně údržby v prvním roce provozu. Ceny za repliky hardwaru budou zhruba 50 procent ceny za kompletní systém. Tato kompletní konfigurace je k dostání na platformách Sun okamžitě. Nekompletní konfigurace bez souběžné simulace jsou dostupné na platformách HP. Kromě větší kapacity FPGA od Xilinxu očekává Aptix i podobný technologický skok od firmy Altera. Podle nového sdělení pro tisk společnosti Altera bude nabízen srovnatelný, velkokapacitní systém "system-on-chip" pro navrhování prototypů s použitím technologie Altery. Kapacitu systému je možné snadno zvýšit pomocí nových modulů FPGA, jakmile budou dostupné nové větší komponenty. Aptix Corporation poskytuje řešení pro vytváření prototypů kompletních systémů a návrhů system-on-chip, které obsahují mikroprocesory, DSP, paměti a zařízení ASIC až po rozhraní I/O v reálném čase. Produkty společnosti System Explorer, které jsou založeny na patentované technologii ověřování prototypů systémů, nabízejí pružnou otevřenou architekturu, která umožňuje návrhářským týmům snadno odlaďovat dohromady hardware a software. Společnost je v soukromých rukou a má sídlo na adrese 2880 North First Street, San Jose, California, 95134. Telefon 408-429- 6200, fax 408-944-0646. Stránka na weebu: http://www.aptix.com POZNÁMKA: Aptix, logo Aptix, FPIC a FPCB jsou registrované ochranné známky společnosti Aptix Corp. System-on-Chip-Explorer, System Explorer, Explorer, Logic AggreGATEr, Prototype Verification Services, JumpStart jsou obchodní známky společnosti Aptix Corporation. Všechny ostatní registrované ochranné známky a obchodní známky jsou vlastnictvím příslušných majitelů. ots Original Text Service: Aptix Corporation Internet: http://www.newsaktuell.de Kontakt: Linda Lavin, Aptix Corp., (USA) 408-428-6297, nebo Marion Kenefick, Public Relations Counsel pro Aptix Corp., (USA) 408- 354-1183 Webová stránka: http://www.aptix.com Upozorňujeme odběratele, že materiály označené značkou PROTEXT nejsou součástí zpravodajského servisu ČTK a nelze je publikovat pod její značkou. Jde o komerční sdělení zadavatele, který je ve zprávě označen a který za něj nese plnou odpovědnost. PROTEXT